Fis-snin riċenti, sistemi ta 'sorveljanza bil-vidjo diġitali intużaw ħafna f'diversi oqsma bħal banek, awtostradi, u bini. F'sistemi ta 'sorveljanza bil-vidjo diġitali, it-teknoloġija OSD (On Screen Display) hija parti indispensabbli. OSD jipprovdi lill-utenti b'interfaċċa faċli għall-bniedem-magna, li tippermetti lill-utenti jiksbu aktar informazzjoni addizzjonali.
1. Kompożizzjoni tas-sistema
Is-sistema introdotta f'dan l-artikolu hija sistema kompleta ta 'sorveljanza bil-vidjo bbażata fuq TI DSP TMS320DM6? 3 u FPGA. Huwa jappoġġa kanal wieħed ta 'input tal-vidjo u kanal wieħed ta' output tal-vidjo, u jipprovdi wkoll interface tan-netwerk.
L-input tal-vidjo huwa realizzat mid-decoder tal-vidjo TVP5150A ta 'TI kost-effettiv. TVP5150A jista 'jirrealizza l-ġabra ta' żewġ inputs tal-vidjow kompost jew sinjal tal-vidjow S-video wieħed. Ir-reġistru huwa kkonfigurat permezz ta 'I2C, u s-sinjal tal-vidjo diġitali tal-ħruġ isegwi l-istandard ITU656.
Is-sinjal tal-vidjow diġitali dekodifikat minn TVP5150A huwa trasmess lid-DSP permezz tal-port tal-vidjo 1 ta 'DM6? 3, u l-ipproċessar tal-vidjow meħtieġ jitwettaq mid-DSP, u mbagħad joħroġ lill-apparat remot mill-interface tan-netwerk. Min-naħa l-oħra, wara DM6? 3 jipproċessa d-dejta tal-vidjow riċevuta min-netwerk, hija murija u maħruġa minn SAA7105 permezz tal-port tal-vidjow 2 permezz tal-FPGA.
Il-parti tal-ħruġ hija realizzata minn SAA7105. SAA7105 huwa encoder tal-vidjow ta 'prestazzjoni għolja ta' NXP Company, li jista 'jipprovdi ħruġ ta' vidjow kompost, ħruġ ta 'vidjow VGA u ħruġ ta' sinjal tal-vidjow ta 'definizzjoni għolja HDTV. Il-kontroll ta 'SAA7105 huwa realizzat ukoll permezz ta' I2C, u jirċievi s-sinjal tal-vidjow diġitali tal-istandard kompost ITU656.
Il-parti tal-ipproċessar tal-vidjow tadotta DSP TMS320DM6 3 ta 'TI biex tirrealizza. Il-frekwenza ewlenija ta 'DM6? 3 tista' tilħaq 600MHz, u hemm żewġ portijiet tal-vidjow ta '20 bit. Il-portijiet tal-vidjo jappoġġjaw interfaces tal-vidjow diġitali bħal BT.656 u Y / C. DM6? 3 jintegra wkoll in-netwerk MAC biex jirrealizza aċċess għan-netwerk.
Il-veloċità tal-iżvilupp tal-prestazzjoni tal-ħardwer hija dejjem diffiċli biex tissodisfa l-ħtiġijiet tas-softwer. Fl-applikazzjonijiet dejjem aktar kumplessi tal-ipproċessar tal-vidjow, DSP huwa responsabbli għal kompiti kumplessi tal-ipproċessar tal-vidjow, u r-riżorsi jsiru stretti ħafna. Għalhekk, fid-disinn ta 'din is-sistema, l-FPGA jintuża biex jitwettaq id-disinn tal-OSD, li jista' jnaqqas il-piż tad-DSP.
Il-parti tal-implimentazzjoni tal-OSD tuża XC3S250E ta 'Xilinx. XC3S250E huwa Xilinx SPARTAN-3E serje FPGA b'250,000 xatba loġika.
2. Implimentazzjoni tal-OSD
SAA7105 ma jistax jirrealizza l-funzjoni OSD, iżda huwa realizzat minn XC3S250E. Iċ-ċippa tal-kontroll prinċipali DM6? 3 jeħtieġ biss li jinforma lill-FPGA bil-kontenut u l-pożizzjoni li għandha tintwera, u x-xogħol speċifiku jitwettaq mill-FPGA. Id-dijagramma tal-blokka loġika tal-OSD tidher bħal fil-Fig. 2.
OSD FPGA jirċievi dejta OSD u struzzjonijiet ta ’kontroll minn DSP DM6 3 permezz ta’ EMIFA, jirċievi dejta vidjo permezz ta ’port vidjo DSP 1, u jimponi informazzjoni OSD fuq id-dejta vidjo, u joħroġha lill-kodifikatur tal-vidjow SAA7105. Il-moduli funzjonali tal-OSD huma deskritti kif ġej.
Il-port tad-dejta tal-modulu ta ’dekodifikazzjoni tal-indirizzi huwa interfaced mad-dejta baxxa ta’ 32 bit ta ’EMIFA ta’ DSP DM6 3, u jirċievi d-dejta u l-informazzjoni ta ’kontroll mibgħuta minn DM6 3. Din id-dejta u informazzjoni ta’ kontroll huma d-dejta oriġinali ta ’32 bit mibgħuta minn DM6 3. Il-modulu ta 'dekodifikazzjoni tal-indirizzi jpoġġi d-dejta tal-OSD riċevuta, bħall-kontenut tal-OSD, fil-FIFO intern tal-FPGA f'format tad-dejta ta' 32 bit. L-informazzjoni ta 'kontroll tintuża prinċipalment biex tikkontrolla l-OSD permezz ta' sett ta 'reġistri ta' kontroll.
Hemm ukoll modulu tal-interface tal-vidjo konness direttament mad-DSP. Il-modulu tal-interface tal-vidjo huwa mqabbad mal-port tal-vidjo 2 tad-DSP, u jaħżen id-dejta u l-informazzjoni tal-kontroll mill-port tal-vidjo DSP. Din l-informazzjoni ta 'kontroll hija trasmessa direttament lill-modulu ta' kontroll b'ħafna kanali OSD, u l-informazzjoni ta 'kontroll tikkontrolla wkoll direttament il-video decoder SAA7105.
Il-loġika tal-kontroll tal-OSD toħroġ l-informazzjoni tal-kontroll miksuba mill-grupp tar-reġistru tal-kontroll għal kull modulu funzjonali tal-OSD biex tirrealizza l-kontroll tal-OSD. Il-grupp tar-reġistru huwa prinċipalment maqsum f'żewġ partijiet: waħda hija l-grupp tar-reġistru mhux sinkroniku, li jibgħat informazzjoni ta 'kontroll bħal reset, OSD enable u tagħżel wisa' tad-data lill-OSD; l-ieħor huwa l-grupp ta 'reġistru sinkroniku, li prinċipalment jikkontrolla l-informazzjoni dwar il-pożizzjoni tal-OSD.
Il-modulu ta 'dekodifikazzjoni OSD joħroġ id-dejta li għandha tintwera mill-FIFO skont l-informazzjoni ta' kontroll tal-loġika ta 'kontroll, u toħroġha lill-modulu OSD CLUT f'sinkronizzazzjoni mad-dejta tal-vidjo. Id-dejta miksuba mill-FIFO hija d-dejta oriġinali ta ’32-bit DSP, u d-dejta meħtieġa mill-modulu OSD CLUT hija ta’ 8/16-il bit, allura l-modulu ta ’l-imballaġġ ta’ l-OSD jeħtieġ li jneħħi l-pakkett tad-dejta ta ’32 bit skond il-frekwenza ta’ port tal-vidjo. Id-dejta ta ’32 bit hija trasmessa lill-modulu OSD CLUT b’wisa’ ta ’8/16.
Funzjoni oħra tal-modulu FIFO hija li tittrasferixxi informazzjoni dwar l-istatus tal-FIFO għall-modulu tal-ġeneratur tal-avvenimenti DMA, bħal FIFO mimli jew FIFO vojt. Il-ġeneratur tal-avvenimenti DMA jissorvelja dawn l-avvenimenti, u jekk iseħħu, jintbagħtu lil DM6? 3 f'modalità ta 'interruzzjoni biex tikseb operazzjonijiet ta' qari u kitba korretti fuq il-FIFO.
Il-modulu OSD CLUT ifittex il-valur korrispondenti ta 'YCbCr għad-dejta ta' kull pixel riċevut mill-modulu tal-ispakkjar OSD, u jikkontrolla s-sekwenza tal-ħruġ ta 'din id-dejta OSD CLUT. Din ir-relazzjoni ta 'konverżjoni hija trasmessa mid-DSP permezz tal-port tad-dejta ta' 24-bit. Id-dejta tal-modulu OSD CLUT tinħareġ direttament għall-modulu tal-kontrollur OSD multi-channel.
Il-modulu ta 'kontroll b'ħafna kanali OSD jiddetermina d-dejta tal-vidjo tal-ħruġ skont il-bit ta' kontroll Alpha riċevut mill-modulu OSD CLUT. Jekk l-informazzjoni OSD kurrenti, jiġifieri, il-bit ta 'kontroll Alpha hija valida, toħroġ id-dejta OSD għall-modulu ta' konverżjoni tad-dejta. Inkella, ħareġ id-dejta tal-vidjo oriġinali riċevuta mill-modulu tal-interface tal-vidjo biex tirrealizza l-funzjoni OSD.
Il-ħruġ tad-dejta mill-kontrollur OSD multi-channel ma jintbagħatx direttament lid-decoder tal-vidjow, iżda permezz tal-modulu ta 'konverżjoni tad-dejta, skont kundizzjonijiet speċifiċi tal-applikazzjoni, issir il-konverżjoni meħtieġa tal-format tad-dejta. Jista 'jidher mill-ħin tal-interface ta' SAA7105 li meta SAA7105 huwa kkonfigurat għal output ta 'vidjow kompost, id-data meħtieġa hija data ta' tarf ta 'arloġġ wieħed. F'dan iż-żmien, il-modulu ta 'konverżjoni tad-dejta ma jagħmel l-ebda xogħol, u d-dejta riċevuta mill-modulu ta' kontroll b'ħafna kanali OSD hija trasmessa intatta. Għal SAA7105; jekk SAA7105 huwa kkonfigurat fil-modalità tal-ħruġ VGA jew HDTV, hija meħtieġa dejta tat-tarf tal-arloġġ doppju. F'dan iż-żmien, il-modulu ta 'konverżjoni tad-dejta jikkonverti d-dejta tat-tarf tal-arloġġ wieħed riċevut mill-kontrollur OSD f'dejta doppja tat-tarf tal-arloġġ u joħroġha għad-decoder tal-vidjow SAA7105.
Jista 'jidher li l-FPGA temm ix-xogħol kollu tal-OSD. Jekk trid turi l-kontenut OSD, DM6? 3 jeħtieġ biss li jibgħat struzzjonijiet ta 'kontroll lill-FPGA permezz tal-port EMFIA. Dawn l-istruzzjonijiet, naturalment, jinkludu l-informazzjoni dwar il-kontenut u l-post tal-OSD.
3. Kontroll tal-OSD
Id-disinn tal-OSD implimentat minn XC3S250E jwettaq wiri tal-OSD ibbażat fuq il-post u l-informazzjoni tal-kontenut tal-OSD riċevuti, mingħajr ebda restrizzjoni fuq il-kontenut muri mill-OSD, li huwa flessibbli ħafna u konvenjenti. Dan li ġej jieħu l-wiri tal-karattru Ċiniż OSD bħala eżempju biex juri l-operazzjoni ta 'kontroll tal-OSD.
Biex turi karattri Ċiniżi b'mod korrett, il-kodiċi intern tal-karattri Ċiniżi mdaħħal għandu jiġi kkonvertit fil-kodiċi tal-post korrispondenti. Għal din il-funzjoni, nużaw il-funzjoni Uint32 Code_Converse (karattru mhux iffirmat * CodeNPointer), li l-input tiegħu huwa pointer, li jindika l-karattru Ċiniż li għandu jiġi kkonvertit. Il-valur tar-ritorn huwa l-kodiċi tal-lok li jikkorrispondi għall-karattru Ċiniż. Il-wiri OSD huwa realizzat bil-funzjoni OSDHZ? Isplay:
void OSDHZ_ Display {
Uint8 * pFrame
Żift Uint32
OSDUTIL_Point * loc
Uint32 CodeQ
Font OSDHZ? Ont *
Uint8 fgKulur
Uint8 bgKulur
}
Fosthom, Uint8 * pFrame huwa l-buffer buffer għall-output OSD; Il-pitch Uint32 huwa l-valur tal-pixel muri f'kull linja; OSDUTIL_Point * loc hija l-pożizzjoni tal-wiri tal-ewwel karattru; Uint32 CodeQ huwa l-kodiċi taż-żona biex juri karattri Ċiniżi; It-tipa OSDHZ? Ont * hija t-tipa użata biex turi karattri Ċiniżi; Uint8 fgColor juri l-kulur tat-tagħrif miksub ta 'karattri Ċiniżi; Uint8 bgColor juri l-kulur fl-isfond tal-karattri Ċiniżi.
Għalhekk, jekk ikollok bżonn turi karattri Ċiniżi, għandek bżonn biss li tikkonverti l-karattri Ċiniżi għas-sistema tal-kodiċi meħtieġa, u mbagħad toħroġ il-kodiċi taż-żona konvertita għall-OSD FPGA. Naturalment, biex turi karattri Ċiniżi, il-librerija tal-karattri Ċiniżi hija indispensabbli.
prodotti oħra tagħna:
